AMD Zen 4架構細節曝光:二級快取翻番 效能穩了


面對Intel剛剛釋出的Alder Lake第12代酷睿處理器,基於Zen3架構的銳龍5000在部分場景中仍有一戰之力,不過,對於消費者而言,更期待的顯然是Zen4。

按照目前的節奏,Zen4應該會在明年下半年登場,期間AMD可能會更新6nm Zen3+的APU以及部分基於Zen3 3D快取技術的銳龍5000 CPU。

日前,業內人士Hans de Vries曝光了Zen 4的部分CPU設計架構細節,據說來自前不久某硬體大廠遭勒索軟體攻擊後洩露到黑市的機密文件。

圖表概述了Zen 4的快取部分,對比Zen3,一級指令/資料快取大小沒變,依然是32KB、關聯8路,但二級快取(指令+資料)則從512KB翻番到1MB,依舊是關聯8路。

遺憾的是,三級快取的容量未公佈,看來有驚喜,上一代Zen3是每個CCD(8核Die)共享32MB。

延伸閱讀  Intel又雙叒叕挖走AMD一員大將!掌控顯示卡未來

不過可以比較12代酷睿Alder Lake體系中,Golden Cove(P核,效能核)每個核心1.25MB二級快取,Gracemont(能效核,E核)則是每四個核心2MB,也就是二級快取最多14MB,這意味著Zen4的物理16核(16MB L2)會再次反超。

至於11代酷睿,沒有異構核心,每個核心的二級快取是0.5MB。

通常來說一級、二級快取在分支預測中扮演極為重要的角色,它也是IPC指標增幅的重要支撐。按照AMD此前的說法,Zen4之於Zen3的變化幅度不會小於Zen3之於Zen2,後者的IPC當時增加了19%,5nm Zen4非常可期,況且還有後發優勢一說。

Scroll to Top