快科技6月5日消息，針對華為此前正式發布的韜定律，全球晶片設計自動化、半導體技術路線圖領域的頂尖權威學者Andrew B. Kahng在近期受訪時公開表態，這套全新的技術路線在部分核心維度上，確實能實現比傳統路徑更短的研發週期。
此前華為公司董事、半導體業務部總裁何庭波正式對外發布”韜（τ）定律”，核心思路是跳出過去半個世紀靠縮小晶體管物理尺寸推進過程升級的傳統路徑.
依照公開的技術推演，到2031年，基於韜定律實現的高階晶片，電晶體等效密度就能達到傳統路徑下1.4奈米製程的同等水準。
Andrew B. Kahng對此明確指出，2031年距離當下只剩5年的時間窗口，由此完全可以合理推測，華為至少已經完整掌握了一條能夠支撐該技術目標落地的可驗證路徑，相關核心研究已經推進到了相當成熟的階段。
整個產業早已感知到先進製程升級的收益邊際在持續收窄，核心的功耗、性能、面積三大關鍵指標，從5nm往3nm、2nm再到1.4nm推進的過程中，每一代升級能帶來的實際改善幅度已經大幅放緩。
這也意味著，韜定律需要填補的技術差距，實際上遠小於外界先前基於傳統路徑直觀預判的量級，整套非傳統路線的落地可行性，比許多觀察者先前預想的要高得多。
